Intel
チップが小さくなるにつれて、ムーアの法則とペースを維持することは、これまでの数年よりも今日はおそらくもっと難しいとWilliam Holt氏は述べています。 Intel Technology Manufacturing Groupのエグゼクティブ・バイスプレジデント兼ジェネリック・マネージャー、Jeffries Global Technology、Media and Telecom Conferenceのスピーチの中で、今週末に終わりに近づいていますか？電子機器の改良を可能にする基本的な要素を提供し続けると確信している」と述べた。 Holt氏は、「ムーアの法則は死んでいた」との見解を支持したが、オブザーバーや業界の幹部らから、「チップのサイズを縮小するという業界の能力の限界は、何十年もの間、 Intelは、この法律に関するいくつかの予測は近視眼的であり、Intelがチップサイズを縮小するにつれてこのパラダイムが適用され続けるだろうと、Holt氏は述べている。
"何が起こるかを知っていると言っているわけではない10年後のことですが、これはスペースがあまりにも複雑すぎます。少なくとも次の世代では、終わりが見えないと確信しています」と、ホルト氏は製造プロセスの世代について語っています。
ムーアの法則1965年に設立されたGordon Moore氏は、1968年にIntelを共同設立し、1975年にCEOに就任しました。1965年にElectronics誌に掲載された最初の論文は、トランジスタ当たりのコストに関する経済学
「将来を見ると、ムーアの法則の経済はかなりのストレスを受けているということは、おそらくあなたが提供しているものであるため、おそらく適切です。あなたは、 」とホルト氏は述べている。しかし、ホルト氏は、チップが「より広いクラスの欠陥」に対してより敏感になる可能性があるため、より多くの機能を備えたより小さなチップが課題になります。
スケーリングの課題を補うため、インテルは新しいツールと革新に頼っています。最初の20年ほどの単純なスケーリングだけでなく、新しい世代を経るたびに、スケーリングやその改善が進むためには何かをしたり、何かを追加しなければなりません。
インテル
インテルは今日、業界で最も高度な製造技術を有しており、多くの新しい工場を初めて実装しました。インテルは、90nmプロセスと65nmプロセスにひずみシリコンを追加し、トランジスタの性能を向上させ、45nmプロセスと32nmプロセスでhigh-kメタルゲートとも呼ばれるゲート酸化物材料を追加しました。インテルは、チップを縮小し続けるために、22nmプロセスでトランジスタ構造を3D形式に変更しました。最新の22nmチップでは、トランジスタが相互に重なり合って配置されているため、従来の製造技術の場合とは異なり、相互に隣接するのではなく3Dデザインになります。
Intelはこれまでにチップを製造してきましたが、ここ2年でAltera、Achronix、Tabula、Netronomeなどの企業向けにチップを製造するための製造施設を開設しました。先週、インテルは元製造責任者のブライアン・クルザニッヒを最高経営責任者（CEO）に任命し、より大きなチップ製造契約を締結して工場を収益化しようとする可能性があるというシグナルを送った。
Intelにとって、製造の進歩は同社の市場ニーズにも関連しています。インテルは、PC市場が弱体化する中で、最先端の製造技術をベースにしたタブレットやスマートフォン用の電力効率の良いAtomチップを優先的にリリースしました。 Intelは今年後半に22nmプロセスを使用して作られたAtomチップの出荷を開始し、来年は14nmプロセスでチップを追うことになるとしている。Intelは今週、新しいIntelベースの22nm Atomチップを発表したシルバーモントと呼ばれるアーキテクチャは、従来の32 nmプロセスを使用して作成された従来のアーキテクチャに比べて最大3倍高速で5倍の電力効率を実現します。 AtomチップにはBay Trailが含まれています。Bay Trailは今年後半にタブレットで使用されます。サーバー用のAvoton。スマートフォン向けのMerrifield、来年に予定されています。インテルは現在、ほとんどのスマートフォンやタブレットで使用されているARMに追いつこうとしている。チップサイズを縮小するプロセスには、多くのアイデアが必要であり、その多くはチップ製造業者ホルト氏によると、
「歪みは過去の一例ですが、シリコンの代わりにゲルマニウムを使用することは確かに研究されている可能性があります。 、III-V材料へ行くことは利点を提供する」とHolt氏は語った。 "そして、評価されている新しいデバイスと、さまざまな統合の形態があります。"
III-V族のファミリーにはガリウム砒素が含まれています。
Intelが液浸リソグラフィに移行する頃には、移行はスムーズで早期採用者は苦労した。
次の大きな動きチップメーカにとっては、450mmウェーハへの生産であり、これにより、より多くのチップをより少ないコストで工場で製造することが可能になる。 Intelは、昨年7月にツールメーカーであるASMLに21億ドルを投資して、チップ回路の小型化と大型化を実現しました。 TSMC（Taiwan Semiconductor Manufacturing Co.）とSamsungはIntelのリードに続き、ASMLにも投資した。 TSMCの顧客には、クアルコムとNVIDIAがあり、ARMプロセッサをベースにしたチップを設計しています。
IntelのASMLへの投資は、EUV（extreme ultraviolet）技術の実装ツールと結びついています。シリコン。 EUVは、マスクを用いてシリコン上の回路パターンを転写するために必要な波長範囲を短くする。これにより、ウェハ上でより精細な画像を生成することができ、チップはより多くのトランジスタを搭載することができる。この技術は、ムーアの法則の継続に不可欠であると見なされています。ホルトは、Intelがいつ450ミリメートルのウェーハに移行するかを予測することはできず、10年の終わりになると期待しています。 EUVが実施される前に、作業に工学上の問題があると付け加えて、EUVは挑戦的であると証明した。
それにもかかわらず、Holtは、インテルのTSMCやGlobalFoundriesのように、16nmプロセスと14nmプロセスで3Dトランジスタを実装して製造に追いつこうとしているライバルの規模を縮小し、年。しかし、Intelは第二世代の3Dトランジスタに進んでおり、ライバルとは違って、トランジスタを縮小して製造上の利点をもたらす。
Intelのライバルについて語ると、彼らはかなり正直でオープンしている面積のスケーリングを一時停止することになるため、コスト削減は実現しません。今後も引き続きトランジスタの性能を大幅に向上させていきます」。